Diferencies ente revisiones de «Unidá central de procesamientu»

Contenido eliminado Contenido añadido
m correiciones
m Iguo testu: -"períodu" +"periodu"
Llinia 35:
La complexidá del diseñu de les CPU aumentó xuntu cola facilidá de la construcción de dispositivos electrónicos más pequenos y confiables. La primera d'eses meyores vieno col advenimiento del [[transistor]]. Les CPU transistorizadas mientres los años 1950 y los años 1960 nun tuvieron que ser construyíos con elementos de conmutación abuitaos, non fiables y fráxiles, como los tubos de vacíu y los relés eléctricos. Con esta meyora, fueron construyíes CPU más complexes y más confiables sobre una o delles [[circuitu impresu|tarxetes de circuitu impresu]] que conteníen componentes discretos (individuales).
 
Mientres esti períoduperiodu, ganó popularidá un métodu de fabricar munchos transistores nun espaciu compactu. El [[circuitu integráu]] ('''IC''') dexó qu'una gran cantidá de transistores fueren fabricaos nuna simple oblea basada en [[semiconductor]] o "chip". De primeres, solamente circuitos dixitales bien básicos, non especializaos, como les [[puerta NOR|puertes NOR]] fueron miniaturizados en IC. Les CPU basaes nestos IC de "bloques de construcción" xeneralmente son referíos como dispositivos de pequena escala d'integración "small-scale integration" ('''SSI'''). Los circuitos integraos SSI, como los usaos nel computador guía del Apollo ([[Apollo Guidance Computer]]), usualmente conteníen transistores que se cuntaben en númberos de múltiplos de diez. Construyir un CPU completu usando IC SSI riquía miles de chips individuales, pero inda consumía muncho menos espaciu y enerxía que diseños anteriores de transistores discretos. A midida que la teunoloxía microelectrónica avanzó, nos IC foi asitiáu un númberu creciente de transistores, menguando asina la cantidá de IC individuales necesarios pa una CPU completa. Los circuitos integraos '''MSI''' y el '''LSI''' (de mediana y gran escala d'integración) aumentaron el númberu de transistores a cientos y depués a miles.
 
En 1964, [[IBM]] introdució la so arquiteutura d'ordenador [[System/360]], que foi usada nuna serie d'ordenadores que podíen executar los mesmos programes con velocidaes y desempeños distintos. Esto foi significativu nun tiempu en que la mayoría de los ordenadores electrónicos yeren incompatibles ente sigo, inclusive les feches pol mesmu fabricante. Pa facilitar esta meyora, IBM utilizó'l conceutu de [[microprograma]], de cutiu llamáu «[[microcódigo]]», llargamente usáu entá nes CPU modernes.<ref name="amdahl1964">{{cita publicación | autor = [[Gene Amdahl|Amdahl, G. M.]], Blaauw, G. A., & Brooks, F. P. Jr. | títulu = Architecture of the IBM System/360 | editorial = IBM Research | añu = 1964 | url = http://www.research.ibm.com/journal/rd/441/amdahl.pdf | idioma = inglés | urlarchivo = https://web.archive.org/web/20070205061542/http://www.research.ibm.com/journal/rd/441/amdahl.pdf | fechaarchivo = 5 de febreru de 2007 }}</ref> L'arquiteutura System/360 yera tan popular qu'apoderó'l mercáu del ''[[mainframe]]'' mientres les siguientes décades y dexó un heriedu qu'inda entá perdura n'el ordenadores modernos, como'l IBM [[zSeries]]. Nel mesmu añu de 1964, [[Digital Equipment Corporation]] (DEC) introdució otru ordenador que sería bien influyente, dirixíu a los mercaos científicos y d'investigación, el [[PDP-8]]. DEC introduciría más palantre la bien popular llinia del [[PDP-11]], que originalmente foi construyíu con IC SSI pero eventualmente foi implementáu con componentes LSI cuando se convirtieron en prácticos. En fuerte contraste col so precursores fechos con teunoloxía SSI y MSI, la primera implementación LSI del PDP-11 contenía una CPU integrada namái por cuatro circuitos integraos LSI.<ref>{{cita llibru | autor = [[Digital Equipment Corporation]] | fecha = payares de 1975 | títulu = LSI-11, PDP-11/03 user's manual | capítulu = LSI-11 Module Descriptions | edición = 2da | páxines = 4–3 | editorial = Digital Equipment Corporation | allugamientu = Maynard, Massachusetts | url = http://www.classiccmp.org/bitsavers/pdf/dec/pdp11/1103/EK-LSI11-TM-002.pdf | idioma = inglés | urlarchivo = https://web.archive.org/web/20060524170304/http://www.classiccmp.org/bitsavers/pdf/dec/pdp11/1103/EK-LSI11-TM-002.pdf | fechaarchivo = 24 de mayu de 2006 }}</ref>
Llinia 97:
La mayoría de los CPU, y ello ye que la mayoría de los dispositivos de [[lóxica secuencial]], son de naturaleza síncrona.<ref group="nota">In fact, all synchronous CPU use a combination of [[sequential logic]] and [[combinatorial logic]]. (See [[boolean logic]])</ref> Esto ye, tán diseñaos y operen en función d'una señal de sincronización. Esta señal, conocida como '''señal de reló''', usualmente toma la forma d'una [[onda cuadrada]] periódica. Calculando'l tiempu máximu en que les señales eléctriques pueden movese nes varies bifurcaciones de los munchos circuitos d'un CPU, el diseñadores pueden escoyer un [[frecuencia|período]] apropiáu pa la señal del reló.
 
Esti períoduperiodu tien de ser más llargu que la cantidá de tiempu que toma a una señal movese, o arrobinase nel peor de los casos. Al afitar el períoduperiodu del reló a un valor bastante mayor sobre'l retardo del espardimientu del peor casu, ye posible diseñar tol CPU y la manera que mueve los datos alredor de los "cantos" de la xubida y baxada de la señal del reló. Esto tien la ventaya de simplificar el CPU significativamente, tantu nuna perspeutiva de diseñu, como nuna perspeutiva de cantidá de componentes. Sicasí, esto tamién tien la desventaxa que tol CPU tien d'esperar polos sos elementos más lentos, entá cuando delles unidaes de la mesma son muncho más rápides. Esta llimitación foi compensada en gran parte por dellos métodos d'aumentar el paralelismu del CPU (ver embaxo).
 
Sicasí, les meyores arquitectóniques por sigo soles, nun solucionen toles desventaxes de CPUs globalmente síncronas. Por casu, una señal de reló ta suxeta a los retardos de cualesquier otra señal eléctrica. Velocidaes de reló más altes en CPUs cada vez más complexes faen más malo de caltener la señal del reló en fase (sincronizada) al traviés de tola unidá. Esto condució que munchos CPU modernos rican que se-yos apurra múltiples señales de reló idéntiques, pa evitar retardar una sola señal lo suficiente como pa faer al CPU funcionar incorrectamente. Otru importante problema cuando la velocidá del reló aumenta dramáticamente, ye la cantidá de calor que ye estenáu pol CPU. La señal del reló camuda costantemente, provocando la conmutación de munchos componentes (cambéu d'estáu) ensin importar si tán siendo usaos nesi momentu. Polo xeneral, un componente que ta camudando d'estáu, usa más enerxía qu'un elementu nun estáu estáticu. Poro, a midida que la velocidá del reló aumenta, asina lo fai tamién la disipación de calor, causando qu'el CPU rica soluciones d'enfriamientu más efectives.