Diferencies ente revisiones de «Unidá central de procesamientu»
Contenido eliminado Contenido añadido
m Bot: Troquéu automáticu de testu (- les resultancies + los resultaos) |
m Iguo plurales |
||
Llinia 58:
== Operación ==
La operación fundamental de la mayoría de les CPU ye executar una secuencia d'instruiciones almacenaes llamaes «programa». El programa ye representáu por una serie de númberos que se caltienen nuna cierta clase de memoria d'ordenador. Hai cuatro pasos que casi
[[Archivu:Mips32 addi.svg|left|thumb|300px|Diagrama amosando como ye decodificada una instruición del [[arquiteutura MIPS|MIPS32]]. (MIPS Technologies 2005)]]
Llinia 122:
[[Archivu:Fivestagespipeline.png|thumb|220px|left|Tubería básica de cinco etapes. Nel meyor de los casos, esta tubería puede sostener un ratio de completáu d'una instruición por ciclu.]]
Unu de los métodos más simples pa llograr amontar el paralelismu ye empezar los primeros pasos de lleer y decodificar la instruición primero que la instruición anterior terminara d'executase. Esta ye la forma más simple d'una técnica conocida como segmentación (''instruction pipelining'' n'inglés), y ye utilizada en casi
Sicasí, la tubería introduz la posibilidá d'una situación onde ye necesariu terminar la resultancia de la operación anterior pa completar la operación siguiente; una condición llamada de cutiu como conflictu de dependencia de datos. Pa faer frente a esto, ten de ser tomáu un cuidu adicional pa comprobar estes clases de condiciones, y si esto asocede, tien de retrasase una porción de la tubería d'instruición. Naturalmente, llograr esto rique circuitería adicional, el procesadores entubados son más complexos que los subescalares, pero non muncho. Un procesador entubado puede aportar a casi dafechu angular, solamente tornáu poles abruptas paraes de la tubería (una instruición durando más d'un ciclu de reló nuna etapa).
| |||