Diferencies ente revisiones de «Unidá central de procesamientu»
Contenido eliminado Contenido añadido
m Preferencies llingüístiques: técnica => téunica |
m iguo parámetros de plantía |
||
Llinia 37:
Mientres esti periodu, ganó popularidá un métodu de fabricar munchos transistores nun espaciu compactu. El [[circuitu integráu]] ('''IC''') dexó qu'una gran cantidá de transistores fueren fabricaos nuna simple oblea basada en [[semiconductor]] o "chip". De primeres, solamente circuitos dixitales bien básicos, non especializaos, como les [[puerta NOR|puertes NOR]] fueron miniaturizados en IC. Les CPU basaes nestos IC de "bloques de construición" xeneralmente son referíos como dispositivos de pequeña escala d'integración "small-scale integration" ('''SSI'''). Los circuitos integraos SSI, como los usaos nel ordenador guía del Apollo ([[Apollo Guidance Computer]]), usualmente conteníen transistores que se cuntaben en númberos de múltiplos de diez. Construyir un CPU completu usando IC SSI riquía miles de chips individuales, pero inda consumía muncho menos espaciu y enerxía que diseños anteriores de transistores discretos. A midida que la teunoloxía microelectrónica avanzó, nos IC foi asitiáu un númberu creciente de transistores, menguando asina la cantidá de IC individuales necesarios pa una CPU completa. Los circuitos integraos '''MSI''' y el '''LSI''' (de mediana y gran escala d'integración) aumentaron el númberu de transistores a cientos y depués a miles.
En 1964, [[IBM]] introdució la so arquiteutura d'ordenador [[System/360]], que foi usada nuna serie d'ordenadores que podíen executar los mesmos programes con velocidaes y desempeños distintos. Esto foi significativu nun tiempu en que la mayoría de los ordenadores electrónicos yeren incompatibles ente sigo, inclusive les feches pol mesmu fabricante. Pa facilitar esta meyora, IBM utilizó'l conceutu de [[microprograma]], de cutiu llamáu «[[microcódigo]]», llargamente usáu entá nes CPU modernes.<ref name="amdahl1964">{{cita publicación | autor = [[Gene Amdahl|Amdahl, G. M.]], Blaauw, G. A., & Brooks, F. P. Jr. | títulu = Architecture of the IBM System/360 | editorial = IBM Research | añu = 1964 | url = http://www.research.ibm.com/journal/rd/441/amdahl.pdf | idioma = inglés |
L'ordenadores basaos en transistores teníen delles ventayes frente a los sos predecesores. Amás de facilitar una creciente fiabilidá y un menor consumu d'enerxía, los transistores tamién dexaben que CPU operara a velocidaes muncho más altes debíu al curtiu tiempu de conmutación d'un transistor en comparanza a un tubu o relé. Gracies tantu a esta creciente fiabilidá como a la dramática medría de velocidá de los elementos de conmutación que por esti tiempu yeren casi puramente transistores, fuéronse algamando frecuencies de reló de la CPU de decenes de megahercios. Amás, ente que les CPU de transistores discretos y circuitos integraos usábense comúnmente, empezaron a apaecer los nuevos diseños d'altu rendimientu como [[procesador vectorial|procesadores vectoriales]] [[SIMD]] (''single instruction multiple data'' – instruición única, datos múltiples). Estos primeros diseños esperimentales dieron llugar más palantre a la era de los [[superordenador]]es especializaos, como los fechos por [[Cray Inc]].
Llinia 53:
Na década de 1970 los inventos fundamentales de [[Federico Faggin]] (ICs Silicon Gate MOS con [[Self-aligned gate|puertes autoalineadas]] xuntu cola so nueva metodoloxía de diseñu de lóxica aleatoria) camudó'l diseñu y implementación de les CPU pa siempres. Dende la introducción del primera microprocesador comercialmente disponible, el [[Intel 4004]], en 1970 y del primera microprocesador llargamente usáu, el [[Intel 8080]], en 1974, esta clase de CPU movió casi totalmente el restu de los métodos de implementación de la Unidá Central de procesamientu. Los fabricantes de mainframes y miniordenadores d'esi tiempu llanzaron programes de desenvolvimientu de IC propietarios p'actualizar los sos [[Arquiteutura d'ordenadores|arquitectures d'ordenadores]] más vieyes y eventualmente producir microprocesadores con [[conxuntu d'instruiciones conxuntos d'instruiciones]] que yeren retrocompatibles coles sos hardwares y softwares más vieyos. Combináu col advenimiento y l'eventual vastu ésitu de l'agora ubicua [[ordenador personal]], el términu "CPU" ye aplicáu agora casi puramente<ref group="nota">Integrated circuits are now used to implement all CPUs, except for a few machines designed to withstand large electromagnetic pulsies, say from a nuclear weapon.</ref> a los microprocesadores.
Les xeneraciones previes de CPU fueron implementaes como componentes discretos y numberosos circuitos integraos de pequeña escala d'integración nuna o más tarxetes de circuitos. Per otru llau, los microprocesadores son CPU fabricaos con un númberu bien pequeñu de IC; usualmente solo unu. El tamañu más pequeñu del CPU, como resultáu de tar implementáu nuna simple pastilla, significa tiempos de conmutación más rápidos por cuenta de factores físicos como'l decrecimiento de la [[capacitancia]] parásita de les [[puerta lóxica|puertes]]. Esto dexó que los microprocesadores síncronos tengan tiempos de reló con un rangu de decenes de megahercios a dellos gigahercios. Adicionalmente, como aumentó la capacidá de construyir transistores descomanadamente pequeños nun IC, la complexidá y el númberu de transistores nun simple CPU tamién s'amontó dramáticamente. Esti enclín llargamente reparáu ye descrita pola [[llei de Moore]], que demostró hasta la fecha, ser una predición bastante esacta de la crecedera de la complexidá de los CPUs y otros IC.<ref name="MooresLaw">{{cita publicación | título=Excerpts from A Conversation with Gordon Moore: Moore's Law | editorial=Intel | añu=2005 | url=ftp://download.intel.com/museum/Moores_Law/Video-Transcripts/Excepts_A_Conversation_with_Gordon_Moore.pdf | formatu=PDF | fechaacceso=25 de xunetu de 2012 | idioma=inglés |
Ente que, nos pasaos sesenta años camudaron drásticamente, la complexidá, el tamañu, la construición y la forma xeneral de la CPU, ye notable que'l diseñu y el funcionamientu básicu nun camudó demasiáu. Casi tolos CPU comunes de güei pueden describise con precisión como máquines de [[programa almacenáu]] de von Neumann.<ref group="nota">The so-called 'von Neumann' avantu expounded the escurre of stored programs, stored say, on punch cards, paper tape, or magnetic tape</ref> A midida que la yá mentada llei del Moore sigue calteniéndose verdadera,<ref name="MooresLaw"/> presentáronse esmoliciones sobre les llendes de la teunoloxía de transistor del circuitu integráu. La miniaturización estrema de puertes electróniques ta causando los efeutos de fenómenos que se vuelven muncho más significativos, como la [[electromigración]] y el [[subumbral de perda]]. Estes nueves esmoliciones tán ente los munchos factores que faen a investigadores estudiar nuevos métodos de computación como la [[computación cuántica]], según ampliar l'usu de [[computación paralela|paralelismu]] y otros métodos qu'estienden la utilidá del modelu clásicu de von Neumann.
Llinia 101:
Sicasí, les meyores arquiteutóniques por sigo soles, nun solucionen toles desventaxes de CPUs globalmente síncronas. Por casu, una señal de reló ta suxeta a los retardos de cualesquier otra señal llétrica. Velocidaes de reló más altes en CPUs cada vez más complexes faen más malo de caltener la señal del reló en fase (sincronizada) al traviés de tola unidá. Esto condució que munchos CPU modernos rican que se-yos apurra múltiples señales de reló idéntiques, pa evitar retardar una sola señal lo suficiente como pa faer al CPU funcionar incorrectamente. Otru importante problema cuando la velocidá del reló aumenta dramáticamente, ye la cantidá de calor que ye estenáu pol CPU. La señal del reló camuda costantemente, provocando la conmutación de munchos componentes (cambéu d'estáu) ensin importar si tán siendo usaos nesi momentu. Polo xeneral, un componente que ta camudando d'estáu, usa más enerxía qu'un elementu nun estáu estáticu. Poro, a midida que la velocidá del reló aumenta, asina lo fai tamién la disipación de calor, causando qu'el CPU rica soluciones d'enfriamientu más efeutives.
Un métodu de tratar la conmutación de componentes innecesarios llámase'l [[clock gating]], qu'implica apagar la señal del reló a los componentes innecesarios, efeutivamente desactivándolos. Sicasí, esto ye frecuentemente consideráu como malo d'implementar y polo tanto nun ve usu común fora de diseños de bien baxa potencia. Un notable diseñu de CPU tardíu qu'utiliza una amplia compuerta del reló p'amenorgar los requisitos de potencia de la consola de videoxuegos ye la de la [[Xbox 360]] basada na [[PowerPC]] de IBM.<ref>{{cita web | apellido = Brown | nome = Jeffery | títulu = Application-customized CPU design | publisher = IBM developerWorks | url = http://www-128.ibm.com/developerworks/power/library/pa-fpfxbox/?ca=dgr-lnxw07XBoxDesign | añu = 2005 | fechaacceso = 17 d'avientu de 2005 | idioma = inglés}}</ref> Otru métodu de tratar dalgunos de los problemes d'una señal global de reló ye la completa remoción de la mesma. Ente que quitar la señal global del reló fai, de munches maneres, considerablemente más complexu'l procesu del diseñu, en comparanza con diseños síncronos similares, los diseños asincrónicos (o ensin reló) tienen marcaes ventayes nel consumu d'enerxía y la disipación de calor. Anque se trate de daqué infrecuente, les CPUs completes construyéronse ensin utilizar una señal global de reló. Dos notables exemplos d'esto son el [[AMULET]], qu'implementa l'arquiteutura del [[Arquiteutura ARM|ARM]], y el [[MiniMIPS]], compatible col [[MIPS]] R3000. En llugar de remover totalmente la señal del reló, dellos diseños de CPU dexen que ciertes unidaes del dispositivu sían asincrónicas, como por casu, usando [[ALU]] en conxunción con pipelining superescalar p'algamar delles ganancies nel desempeñu aritméticu. Ente que nun tea dafechu claru si los diseños totalmente asincrónicos pueden desempeñase a un nivel comparable o meyor que los sos contrapartes síncronas, rescampla qu'a lo menos sobresalen nes operaciones matemátiques más simples. Esto, combináu coles sos escelentes carauterístiques de consumu d'enerxía y disipación de calor, facer bien fayadizos para [[sistema enfiñíu|sistemes enfiñíos]].<ref>{{cita publicación | autor = Garside, J. D., Furber, S. B., & Chung, S-H | títulu = AMULET3 Revealed | editorial = [[University of Manchester]] Computer Science Department | añu = 1999 | url = http://www.cs.manchester.ac.uk/apt/publications/papers/async99_A3.php | idioma = inglés |
=== Paralelismu ===
Llinia 128:
[[Archivu:Superscalarpipeline.png|thumb|220px|right|Segmentación superescalar simple. Al lleer y espachar dos instruiciones al empar, un máximu de dos instruiciones por ciclu pueden ser completaes.]]
Una meyora adicional sobre la idea del entubado d'instruición (instruction pipelining) condució al desenvolvimientu d'un métodu que mengua inclusive más el tiempu ociosu de los componentes del CPU. Diseños que se diz que son superescalares inclúin una llarga tubería d'instruición y múltiples unidaes d'execución idéntiques.<ref>{{cita web | apellido = Huynh | nome = Jack | títulu = The AMD Athlon XP Processor with 512KB L2 Cache | editorial = University of Illinois — Urbana-Champaign | páxines = 6–11 | url = http://courses.ece.uiuc.edu/ece512/Papers/Athlon.pdf | añu = 2003 | fechaacceso = 6 d'ochobre de 2007 | idioma = inglés |
La mayor parte de la dificultá nel diseñu d'una arquiteutura superescalar de CPU fuelga en crear un espachador eficaz. L'espachador precisa poder determinar rápida y correchamente si les instruiciones pueden executase en paralelu, tan bien como espachales d'una manera que caltenga ocupaes tantes unidaes d'execución como sía posible. Esto rique que la tubería d'instruición sía enllenada tan de cutiu como sía posible y amóntase la necesidá, nes arquitectures superescalares, de cantidaes significatives de [[Caxé (informática)|caxé de CPU]]. Esto tamién crea téuniques pa evitar [[peligru (arquiteutura informática)|peligros]] como la [[predición de bifurcación]], [[execución especulativa]], y la [[execución fora d'orde]], cruciales pa caltener altos niveles de desempeñu. Tratando de predicir qué caña (o trayeutoria) va tomar una instruición condicional, la CPU puede embrivir el númberu de vegaes que tou la canal tien d'esperar hasta que se complete una instruición condicional. Frecuentemente, la execución especulativa apurre aumentos modestos del desempeñu al executar porciones de códigu que nun puede ser necesariu dempués de completase una operación condicional. Fora de la orde d'execución camuda de dalguna manera l'orde en que s'executen les instruiciones p'amenorgar retardos por cuenta de les dependencies de datos. Tamién nel casu d'instruiciones individuales de datos múltiples — el procesadores modernos, en casu de que se procesaren una gran cantidá de datos del mesmu tipu, pueden desactivar partes de la tubería de manera que cuando s'executa una sola sentencia munches vegaes, la CPU salta la captación y decodifica fases y polo tanto aumenta considerablemente'l rendimientu en ciertes ocasiones, sobremanera nos motores de programes altamente monótonos como'l software de creación de video y procesamientu de fotografíes.
| |||